PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-064542

(43) Date of publication of application: 28,02,2002

(51)Int.CI.

H04L 12/56 H04L 12/66 H04L 29/04 H04L 29/08

(21)Application number: 2000-245841

(71)Applicant: NEC CORP

(22)Date of filing:


14.08.2000

(72)Inventor: **MASUDA MICHIO**

(54) LABELED PACKET TRANSFER PROCESSING METHOD AND ITS COMMUNICATION APPARATUS

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a labeled packet transfer processing method by which a router specially designed for an IP(Internet Protocol) transfer system can transfer packets by means of the MPLS (Multi Protocol Label Switching) technology so as to reconfigure cells into packets without the need for addition of a special hardware circuit. SOLUTION: A receiver side MPLS engine section (5c) is provided with a latch circuit (6a) that latches each element of received data according to respective head position pulses and with an error discrimination circuit (6b) that discriminates the presence of an error in each latched element. A retrieval circuit (6c) applies label conversion processing, path decision processing and class decision processing to a packet when it is a labeled packet. Similarly the retrieval circuit (6c) acquires a class identifier being a resolution object by using header information (a combination of layer 3 information by an IP header and layer 4 information by a TCP/UDP (Transmission Control Protocol/User Diagram Protocol) header) for a retrieval key in the case of an IP packet. A CAM (Contents Addressable Memory) and an SRAM are connected to the retrieval circuit (6c), the CAM stores a rule list to classify packets and the SRAM stores an action list decided by the rule list.



LEGAL STATUS

[Date of request for examination]

24.07.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-64542 (P2002-64542A)

(43)公開日 平成14年2月28日(2002.2.28)


(51) Int.Cl.7	識別記号	F I テーマユート [*] (者)考)
H04L 12/9	66	H04L 11/20 : 102D 5K03	0
12/6	66	B 5K03	4
29/0	14	13/00 3 0 3 B	
29/0	18	3 0 7 C	
		審査請求 有 請求項の数11 OL (全)	25 頁)
(21)出願番号	特願2000-245841(P2000-245841)	(71)出願人 000004237	
		日本電気株式会社	
(22)出顧日	平成12年8月14日(2000.8.14)	東京都港区芝五丁目7番1号	
		(72)発明者 升田 道雄	
		東京都港区芝五丁目7番1号 日本	電気株
		式会社内	
		(74)代理人 100065385	
		弁理士 山下 穣平	
		Fターム(参考) 5K030 GA01 HB16 HB18 JA06 JA0)7
		KAO1 LB05 LB15 LC01 LD	1
		LE09 LE14	
		5K034 AA01 DD03 EE11 HH61 JJ2	4
		KK27 SS02	

(54) 【発明の名称】 ラベル化パケット転送処理方法およびその通信装置

(57)【要約】

【課題】 IP転送系に特化したルータに、MPLS転送を行わせ、特別なハードウェア回路を追加することなく、デセル化を行う。

【解決手段】 受信側のMPLSエンジン部(5c)は、入力データの各要素を、それぞれの先頭位置パルスにてラッチするラッチ回路(6a)、前記ラッチした各要素のエラーの有無を判定するエラー判定回路(6b)を備える。検索回路(6c)は、ラベル化パケットの場合は、ラベル変換処理、経路決定処理、クラス決定処理を実施する。同じく検索回路(6c)は、IPパケットの場合は、ヘッダ情報(IPヘッダによるレイヤ3情報、TCP/UDPヘッダによるレイヤ4情報の組合わせ)を検索キーとして、解決対象となるクラス識別子を取得する。検索回路(6c)には、CAMとSRAMが接続され、パケットをクラス分けするルールリストがCAMに格納され、ルールリストによって決定されるアクションリストがSRAMに格納される。



【特許請求の範囲】

【請求項1】 IPパケットと混在するラベル化パケットをネットワークサービス品質(Quality of Service: QOS)に応じて制御する手段を有した通信装置であって、宛先を示すラベルから転送先情報及びクラス情報を解決するMPLS解決回路と、経路解決と、ラベル処理、クラス解決を行うフロー検出回路と、解決不能のパケット又は特殊パケット(Optional Header) だけをFE(Forwarding Engine)に転送することにより、前記FE転送によるスループット劣化問題を回避する手段を有することを特徴とするラベル化パケット通信装置。

【請求項2】 前記ラベル化パケットは装置内にてカットスルー転送し、前記IPパケットは前記FE経由の転送を実施し、仮想入力キュー(Virtual InputQueuing: VIQ)部で前記IPパケット及び前記ラベル化パケットに組み立て直す手段を有することを特徴とする請求項1記載のラベル化パケット通信装置。

【請求項3】 前記IPパケット又は前記ラベル化パケットの入力パケットヘッグのプロトコルIDをチェックし、前記IPパケットと前記ラベル化パケットと、その他制御パケットとを識別し、前記IPパケットと前記ラベル化パケットは各パケットのヘッダ情報を受け付ける専用エンジン部と、前記IPパケットと前記ラベル化パケット以外の制御パケットについて受け付ける制御装置(CPU)とを有し、複数のプロトコル種別で要求される処理を行う振り分け手段を有することを特徴とする請求項1又は2記載のラベル化パケット通信装置。

【請求項4】 仮想出力キューに格納される前段階で、宛先および通信品質を明示するパケットへッダのブロック毎に分けられた各フィールドを参照し、転送先カードの実装位置番号および物理ボート番号を取得する経路解決、あるいは該パケットの属するクラスコード解決を行い、主信号を含むパケットを処理するオーバーへッド部と、あるいは、パケット情報格納セルにマッピングする手段とを有することを特徴とする請求項1乃至3のいずれかに記載のラベル化パケット通信装置。

【請求項5】 解決対象となる各エントリはメモリに登録され、エントリの内容は、パケットフロー識別子、ラベル識別子、ネットワークポリシーにより定義される付加価値情報を含み、このメモリに対する読み出し処理により、前記IPパケットと前記ラベル化パケットが属するサービス品質と転送先のファンクションカード番号が導き出される手段を有することを特徴とする請求項1乃至4のいずれかに記載のラベル化パケット通信装置。

【請求項6】 I Pパケットと混在するラベル化パケットをネットワークサービス品質(Quality of Service: QOS)に応じて制御する手段を有したラベル化パケット転送処理方法であって、

宛先を示すラベルから転送先情報及びクラス情報をMP LS解決回路により解決し、経路解決と、ラベル処理、 クラス解決をフロー検出回路で行い、解決不能のパケット又は特殊パケット(Optional Header) だけをFE(Forwarding Engine)に転送し、前記FE転送によるスループット劣化問題を回避することを特徴とするラベル化パケット転送処理方法。

【請求項7】 前記ラベル化パケットは装置内にてカットスルー転送し、前記IPパケットは前記FE経由の転送を実施し、仮想入力キュー(Virtual InputQueuing: VIQ)部で前記IPパケット及び前記ラベル化パケットに組み立て直すことを特徴とする請求項6記載のラベル化パケット転送処理方法。

【請求項8】 専用エンジン部によって、前記IPパケット又は前記ラベル化パケットの入力パケットへッダのプロトコルIDをチェックし、前記IPパケットと前記ラベル化パケットと、その他制御パケットとを識別し、前記IPパケットと前記ラベル化パケットは各パケットのヘッダ情報を受け付け、前記IPパケットと前記ラベル化パケット以外の制御パケットについて受け付け、複数のプロトコル種別で要求される処理を行う振り分けることを特徴とする請求項6又は7記載のラベル化パケット転送処理方法。

【請求項9】 仮想出力キューに格納される前段階で、宛先および通信品質を明示する前記パケットヘッダのブロック毎に分けられた各フィールドを参照し、転送先カードの実装位置番号および物理ポート番号を取得する経路解決、あるいは前記 I Pパケットと前記ラベル化パケットとの属するクラスコード解決を行い、パケット情報格納セルにマッピングすることを特徴とする請求項8に記載のラベル化パケット転送処理方法。

【請求項10】 解決対象となる各入力パケットはメモリに登録され、入力エントリの内容は、パケットフロー識別子、ラベル識別子、ネットワークポリシーにより定義される付加価値情報を含み、前記メモリに対する読み出し処理により、前記IPパケットと前記ラベル化パケットが属するサービス品質と転送先のファンクションカード番号が導き出されることを特徴とする請求項6乃至9のいずれかに記載のラベル化パケット転送処理方法。【請求項11】 IPネットワークのIPパケットとマルチレイヤクラスを識別してラベル化したラベル化パケットとを処理するパケット通信装置において、

複数のパケットを送受信する回線カードと該回線カード に接続されて宛先向けにスイッチングするスイッチ装置 と、該スイッチ装置に接続されたフォワーディングエン ジンカードとを備え、

前記IPパケットは前記回線カード内のメモリに格納された後前記IPパケットのヘッダー部につき前記スイッチ装置を介して前記フォワーディングエンジンカード内の経路検索処理部で経路設定され、設定された経路情報は前記フォワーディングエンジンカードから前記スイッチ装置を介して前記設定された経路情報を前記IPパケ

ットのヘッダー部と変換されて前記宛先の回線カードに 出力され、

前記ラベル化パケットは前記回線カード内のメモリに格納された後前記ラベルにつき前記スイッチ装置を介して前記フォワーディングエンジンカードをカットスルーして前記宛先の回線カードに出力されることを特徴とするパケット通信装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、7階層からなる I SO参照モデルのネットワーク層の I Pネットワークの I Pパケットとマルチレイヤクラスを識別してラベル化したラベル化パケットとを処理するラベル化パケット転送処理方式およびその通信装置に関する。

[0002]

【従来の技術】データ通信が驚異的に増大している現在、キャリアはIP(Internet Protocol)トラヒックに対処すべく、コア・ネットワークを増強しなければならない。同時に、コストを下げネットワークへの投資を最大限に回収しなければならない、という要請がある。

【0003】昨今、IP(Internet Protocol)網においてはQOS(Quality of Service)を保証することが必要であり、QOS制御技術に関し、IETF(Internet Engineering Task Force)等にて議論・仕様化が進んでいる。その中でも、ネットワーク利用効率向上を目的とし、QOS情報を用いた経路制御技術、およびTrafficEngineering技術を実現するために論議されているMPLS(Multi Protocol Label Switching)が、技術トレンドとなっている。

【0004】このMPLSは、ネットワークレイヤルーティングに、ATMに代表されるようなラベルスワップの概念を導入したものであり、明示的なルート指定(Explicit routing)を用いることにより、ネットワーク内に流れるトラヒックを、強制的なパス(Constraint Path)に振り向ける制御が容易に実現できる。

【0005】MultiProtocol Label Switching (MPLS)スキームの既存IP overATMに対する優位点として、以下の点が挙げられる。

【0006】(1)ルーティング管理を一元化することにより、制御を単純化・高速化できる。

【0007】(2)物理的なNeighbor関係を結ぶことにより、スケーラビリティを確保できる。

【0008】一方、IP over ATM Overlay Modelでは、通信元と通信宛先とが直接接続されているEdge Router間の網接続 (Mesh Connection) 全てで隣接関係を結ぶため、ルータ間に膨大な数の隣接関係が確立される問題があった。

【0009】図10に、IPパケットやATMセル、イーサネット(登録商標)セル等の複数種類のパケット伝送のMPLSネットワークでの転送メカニズムを示す。

【0010】MPLSドメイン内では、同一の転送ルールを持つパケット群に対して、Label Switching Path (LSP:10e)と呼ばれる仮想パスを設定する。図10の最下位段のMPLSドメインの入口ルータ(Ingress Boundary Router:10a)にて、ラベルスイッチを実施するルータ(Label Switching Router:LSR)は、前記同一の転送ルールを持つ集合であるFEC(Forwarding Equivalence Class)に集約してマッピングされる。同じFECにマッピングされたパケット群は、同じ"short fixed length label"(短固定長ラベル:10e)が付加される(上記処理をLabel pushと呼ぶ。)。

【0011】ラベルが付与されたパケットをラベル化パ ケット(Labeled Packet:10f)と呼び、MPLSドメイン (10d)内のInterior LSR(10b)では、パケットに付与 されたラベルによって、パケットフォワーディングが実 施され(左記処理をLabel swapと呼ぶ。)、MPLSドメ インの出口ルータ(Egress Boundary Router:10c)にて、 ラベルは剥がされる(左記処理をLabel popと呼 ぶ。)。これによって、入口ルータに入力されたパケッ ト群と同じパケットとなる。ここで、図10の最下位段 に示すように、入口ルータと出口ルータではIP層まで 導通し、LSRの機能を有し、導通するだけの他のルー タではMPLS層まで導通する。また、図10の中段に 示すように、入口ルータでラベルプッシュとしてラベル が付加され、ラベル化されたパケット群はルータを順次 通過し、ラベルスワップとして通過し、出口ルータでラ ベルを剥がされ、ラベルポップされる。

【0012】図11によれば、ネットワーク構成として入口ルータと出口ルータとのエッジ(11a)と、その中間ルータを通過するコアノード(11b)とからなるMPLSドメイン(11c)を形成する。MPLS-DiffServドメイン(11c)内の転送は、基本的に全てMPLSで行い、入口ルータではIPパケットとして入力した場合、MPLSパケットとしてラベルを付記して、中間ルータではMPLSパケットとして通過し、出口ルータでラベルが剥ぎ取られてIPパケットとして出力されるが、LSP(ラベルスイッチパス)(11d)がセットアップ中の場合や、コンフィグレーションにより、LSPを有効にしない場合など、IPパケットがMPLSパケットと混在することがありえる。また、LSPセットアップメッセージやルーティングパケットなどは、基本的にIPパケットのままで転送される。

【0013】入口ルータでは、ネットワークエッジノード(11a)でのトラヒック制御(Traffic Conditioning Functions)は、ユーザの契約対象である I Pフロー(11e)単位の管理を行い、上記に応じたMPLSラベル(11g)を付与する。

【0014】ネットワークコアノード(11b)では、個々のIPフローがaggregate(集計)されて構成されるクラスフロー(DS-PHB:11f)単位の処理を行うと共に、MP

LSラベルの付け替えを行う(11h)。本モデルの正当性は以下による。

【0015】(1)管理が複雑化するという課題は、対象フロー数に依存し、ネットワークコアノードでは膨大なIPフローが混在するため、コアノードでのIPフロー管理はコスト高になる。

【0016】(2)ネットワークエッジノードのリンクインタフェースは低速であり、ネットワークコアノードのリンクインタフェースになるほど高速になるため、エッジノードと同一の機能をコアノードで実現することは困難である。

【0017】(3)高速リンクインタフェースにおけるパケット転送の遅延時間、CDV時間は、低速リンクインタフェースにおける遅延時間、CDV時間より小さい。つまり、ネットワーク全体的な見地でとらえると、低速リンクインタフェースにおけるきめ細かな優先制御の複雑性が支配的であり、高速リンクインタフェース(コアノード)では、簡易な優先制御で十分である。

【0018】また、上記のネットワークモデルを実現する要素技術は、以下の通りである。

[エッジにおける処理]:MF Classifier & ラベルpush /swap/pop & Diffservエッジ機能、このDiffservとは小領域に有効なIntservに対する広域での差別化すべきインターネットの管理処理を提案した方式である。

[コアにおける処理]: BA Classifier 8; ラベルswap/P H-pop 8; Diffservコア機能

[Multi-Field Classifier (MF)]: I Pヘッダおよび レイヤ4ヘッダの複数フィールドの組み合わせで、トラ ヒッククラスを判定する(Classifier)方法である。

[Behavior Aggregate Classifier(BA)]: I Pヘッダ のTOSフィールドのみ参照してトラヒッククラスを判定する方法である。

【〇〇19】ここで、従来の技術として、従来ルータのアーキテクチャについて説明する。複数のネットワーク間、特にLAN同士を接続して、パケットデータの中継を行う装置としては、国際標準化機構 (ISO: International Organization for Standard)で定められた、開放型システム相互接続 (OSI: Open Systems Interconnection) 参照モデルにおける、レイヤ2のデータリンク層 (特に、メディアアクセス副層) において接続を行う「ブリッジ」、さらにその上位層であるネットワーク層において接続を行う「ルータ」等の装置が知られている。

【0020】従来の(IP over ATM)ルータ装置における、基本アーキテクチャの一例を図1に示す。

【0021】専用のパケット処理ハードウエア回路等の 主信号入出力部を有するLine Card (回線カード) (1 a)と、経路検索処理部を有する Forwarding Engine (FE)カード (1b)と、N×Nクロスバ方式によるスイッチファブリック (1d)とから構成される。 【0022】IPパケットのフォワーディング(転送)処理は、全体のスループット性能を上げ、パケット廃棄を発生させないことを目的とし、高速性が第一に求められる。一方ルーティング処理は、高速性よりは むしろ様々なルーティングツロトコルを駆使して、いかに多様なサービスを提供するかが重要になる。フォワーディング処理と、ルーティング処理を同じCPU等で行うと、両者の処理が干渉し合い、装置システムとして最高の性能を発揮することが困難である。このため、従来ルータは、前記フォワーディング機能とルーティング機能を分離し、それぞれフォワーディングエンジン(FE)と、ネットワークプロセッサ(NP)で行っている。この機能分離は、高速ルータになるつれ、顕著に適用されており、フォワーディング処理部をハードウェア(ASIC)化し、高速化するのが一般的である。

【0023】フォワーディングエンジン(FE)は、高速プロセッサを具備し、専用ハードウェアレベルの高速転送処理をアセンブラプログラム制御にて実現している。そのため、パケットフィルタリング機能の変更、ヘッダフォーマットの変更等にも柔軟に対処できる。また、将来、更なる高いクロック周波数の同プロセッサが出現すれば、FEの処理性能向上に寄与できるという利点を持つ。

【0024】基本的なIPパケットのフォワーディング処理はラインカードとFEカード間で行われる。ラインカードからはレイヤ3(例えば、IP)ヘッダ部分だけをFEへ転送し、FEはアドレス検索をして出力ポートを決定する。FEはIPヘッダのTTL (Time To Live)及びチェックサムを更新して出力ポートの情報と共にラインカードに返送する。この時の情報をUpdated Header (UH)と呼ぶ。UHを受け取ったラインカードは、受信IPヘッダをUHに差し替え、クロスバースイッチを経由して出力ポート宛ヘパケット全体を転送する。

【0025】Line Card (LC)及び、Forwarding Engine (FE)カードは、Function Cardとして共通のスロットシャーシに実装可能である。つまり、FEは複数実装ができ、カード単位で負荷分散させることが可能で、装置全体のスループット性能を拡張することができる。

【0026】スイッチファブリック(1d)は、クロスバスイッチ (Switch Data Path (DP)) (1d1)、および接続調停回路 (Switch Allocator(SA)) (1d2)を備える。DP(1d1)は、クロスバ方式によるN入力ポート×N出力ポート構成のスイッチである。SA(1d2)は、単位スイッチサイクル毎に全てのファンクションカード (最大N枚)からのスイッチ接続要求、または、パケット受信拒否通知に基づき、DP(1d1)に対して、N×Nスイッチングポートの接続を決定する機能を有する。

【0027】スイッチの接続パタンは固定周期単位に切り替わる。この動作単位をエポックと呼ぶ。接続調停回路もエポック単位でパイプライン動作する。各カードの

Bid信号(接続を要求する各Nbitマスク信号)、Inhibit信号(着信禁止を要求する各Nbitマスク信号)の状態から接続パタンを決定する。接続調停回路には複数レベルの優先度を設定可能であり、FEカードからのBid信号は、ラインカードのBid信号よりも高優先処理される。Bid要求信号の衝突が発生した場合は、優先度を加味し、優先度が同じ場合は、シャッフリングを行い公平性を確保している。

[0028]

【発明が解決しようとする課題】しかしながら、従来の ルータアーキテクチャには、以下のような課題がある。 【0029】<課題1>従来、ルータは、IP転送系に 特化しているため、当該装置のアーキテクチャの大半は MPLS転送に必要となる転送手段を具備していない。 従来ルータにおける I Pパケット転送は、一旦、FE に Route Request Page を転送して、宛先解決後、宛先 のLine Cardに転送方式を実施しているが、上記転送方 式は、MPLSなどのラベルスイッチングには適さな い。何故なら、パケット毎に経路検索がFEで行われ、 かつ経路検索に伴いroute-request/updated-headerの転 送が、FEカード・ラインカード間で発生する。ここ で、ラインカードからスイッチ方向の転送方向に着目す ると、1パケット転送当たり、"該当パケットを構成す るpage数+Route requestの1page"のpage転送が発生 し、スイッチの帯域リソースを浪費する結果となる。上 記現象は、短パケットがフルロードで入力すると、スイ ッチ容量が、Route requestおよび主信号転送系の転送 帯域で占有され、明らかにupdate header転送用の帯域 が不足し、転送性能のボトルネック箇所となり得る。 【0030】<課題2>従来、ルータは、IPパケット スイッチ機能と、ATMクロスコネクト(いわゆる、セ ルブリッジ)機能を併用した運用を想定し、特定仮想チ ャネル (VC)接続を持つATMセルについては、FEを 経由しない転送機能を有しているが、上記機能は、単な

【0031】そこで、本発明は、IP転送系に特化したルータに、MPLS転送を行わせ、特別なハードウェア回路を追加することなく、デセル化を行うことを課題としている。

るセルスイッチであり、デセル化(セルをパケットに再

構築する)機能は有していない。そのため、デセル化の

為の特別なハードウェア回路の追加または改版を必要と

[0032]

する等の欠点がある。

【課題を解決するための手段】本発明は、上記課題を解決するために、IPパケットと混在するラベル化パケットをネットワークサービス品質(Quality of Service: QOS)に応じて制御する手段を有したラベル化パケット通信装置であって、宛先を示すラベルから転送先情報及びクラス情報を解決するMPLS解決回路と、経路解決と、ラベル処理、クラス解決を行うフロー検出回路

と、解決不能のパケット又は特殊パケット(Optional Header) だけをFE(Forwarding Engine)に転送することにより、前記FE転送によるスループット劣化問題を回避する手段を有する。

【0033】また、本発明は、IPパケットと混在するラベル化パケットをネットワークサービス品質(Quality of Service: QOS)に応じて制御する手段を有したラベル化パケット転送処理方法であって、宛先を示すラベルから転送先情報及びクラス情報をMPLS解決回路により解決し、経路解決と、ラベル処理、クラス解決をフロー検出回路で行い、解決不能のパケット又は特殊パケット(Optional Header)だけをFE(Forwarding Engine)に転送し、前記FE転送によるスループット劣化問題を回避する。

【0034】また、本発明は、IPネットワークのIP パケットとマルチレイヤクラスを識別してラベル化した ラベル化パケットとを処理するパケット通信装置におい て、複数のパケットを送受信する回線カードと該回線カ ードに接続されて宛先向けにスイッチングするスイッチ 装置と、該スイッチ装置に接続されたフォワーディング エンジンカードとを備え、前記IPパケットは前記回線 カード内のメモリに格納された後前記 I Pパケットのへ ッダー部につき前記スイッチ装置を介して前記フォワー ディングエンジンカード内の経路検索処理部で経路設定 され、設定された経路情報は前記フォワーディングエン ジンカードから前記スイッチ装置を介して前記設定され た経路情報を前記IPパケットのヘッダー部と変換され て前記宛先の回線カードに出力され、前記ラベル化パケ ットは前記回線カード内のメモリに格納された後前記ラ ベルにつき前記スイッチ装置を介して前記フォワーディ ングエンジンカードをカットスルーして前記宛先の回線 カードに出力される。

【0035】また、本発明は、IP(Internet Protoco 1)パケットと混在するラベル化パケットをネットワークサービス品質(Quality of Service: QOS)に応じて制御する手段を有した装置であり、またIPパケットスイッチ機能とATMクロスコネクト機能とを有する従来ルータの機能アーキテクチャを踏襲し、低コストで従来ルータをLSR(Label Switching Router)に機能拡張する際において、柔軟な移行が可能(seamless)であり、汎用性に優れたパケット転送処理方式および通信装置を提供する

【0036】また、本発明は、IP網のようなパケット 通信において、宛先を示すラベルから転送先情報やクラ ス情報を解決するハードウエア回路であり、下記機能を 実現する手段を有する。

(1) ラベル化パケットは、装置内にてカットスルー転送し、IPパケットはFE経由の転送を実施しても、仮想入力キュー(Virtual Input Queuing: VIQ)部で、パケットに組み立て直す機能が働くようにする。

(2) フロー検出回路で、経路解決、ラベル処理、クラス解決を行って、解決不能のパケットや特殊パケット(0 ptional Header) だけを、FE(Forwarding Engine)に転送することにより、FE転送によるスループット劣化問題を回避する。

【0037】従来例では、宛先IPアドレスから転送先情報を解決するために、全てスイッチ経由でFEに転送していたが、本発明では、ラベル化パケットとIPパケットを識別し、ラベル化パケットはラインカード内の専用エンジンにて経路解決を行い、IPパケットは、FE転送するという振分手段を有する。

【0038】従来例では、特定VC(Virtual Connection)を持つATMセルについては、FEを経由しない転送を実施する為のセルブリッジ機能を有しているが、その機能は、単なるセルスイッチであり、デセル化(セルをパケットに再構築する)機能は有していない。そのため、FEデセル化の為の特別なハードウェア回路の追加または改版を必要とする等の欠点があるが、本発明では、FEを経由しないカットスルー転送系においても、現行のデセル化回路を機能させる手段を有する。

[0039]

【発明の実施の形態】本発明の実施形態について、図面を参照し詳細に説明する。 図1は、本発明を適用する 装置構成を示した説明図である。

【0040】本実施形態による装置は、従来の高速ルータアーキテクチャーを継承した構成であり、例えばバックボーンに置かれることを前提とした高速・高帯域のコアルータであり、専用のパケット処理ハードウエア回路等の主信号入出力部を有する回線カード(Line Card)(1a)と経路検索処理部を有する Forwarding Engine (FE)カード(1b)と、N×Nクロスバ方式によるスイッチファブリック(1d)から構成される。

【 0 0 4 1 】スイッチファブリック(1d)は、クロスバスイッチ (Switch Data Path (DP)) (1d1)、および接続調停回路 (Switch Allocator(SA)) (1d2)を備える。【 0 0 4 2 】 DP(1d1)は、クロスバ方式によるN入力ポート×N出力ボート構成のスイッチである。

【0043】接続調停回路SA(1d2)は、単位スイッチサイクル毎に、全てのファンクションカード(最大N枚)からのスイッチ接続要求、または、パケット受信拒否通知に基づき、クロスバスイッチDP(1d1)に対して、N×Nスイッチングボートの接続を決定する機能を有する。

【0044】ファンクションカードは、高速性を重視するフォワーディング処理部と、多様性を重視したルーティング処理部を分離し、フォワーディングテーブルを用いてフォワーディング処理(いわゆる経路検索処理)を、フォワーディングエンジン(FE)(1b)にて行う。ネットワークプロセッサカード(1c)は、ルーティングテーブルを用いて、ルーティング処理(経路テーブル作成処

理)をネットワークプロセッサ (NP) (1c)で行う。 【0045】ファンクションカード (FEまたはラインカード:1a,1b) のスイッチインタフェース部は、スイッチファブリック (Switch Data Path (DP)、および、Switch Allocator(SA))との共通インタフェースとして、スイッチインタフェース部を有し、上記スイッチインタフェース部は、入力インタフェース (パケットを外部から受信)に備えるブロックをTSU (To Switch Unit) (1a2)と呼び、出力インタフェース (パケットを外部へ送信) に備えるブロックをFSU (From Switch Unit) (1a3)と呼ぶ。

【0046】図2は、本発明で適用するスイッチインタフェース部の要部構成を示すブロック図である。TSU(1a2)には、全ての宛先ポート毎(To#1-To#N)に仮想出力キュー(Virtual Output Queuing: VOQ)を備え、従来のクロスバースイッチの弱点であったHOL (Head of Line)ブロッキング現象によるスイッチ効率低下の問題を解消し、理論上100%のスイッチ効率を有するノンブロッキングスイッチインタフェースである。

【0047】図2において、ファンクションカード(1a)には、TSUによる主信号入出力処理部からパケットを受けるルートリクウェスト(RR)とペイロードメモリにペイロード部を一時的に格納してヘッダ部の宛先をそれぞれTo#nとして各ポートからルート設定のためにクロスバスイッチに出力する。また、ファンクションカード(1a)には、クロスバスイッチ(1d)から各ポートに受信した各パケットからペイロード部を一時的にペイロードメモリに格納すると共に、ヘッダ部の宛先を順次F##nとして、主信号入出力処理部(1a1)に出力する。また、アップデートヘッダー(UH)は、ルートリクウェストRRを有するTSUに出力する。

【0048】各スイッチサイクルにおける転送単位は、固定長(この単位を、Pageと呼ぶ)であり、パケット長に依らず、効率よくかつ低遅延でスイッチング可能である

【0049】FSU(1a3)にも、TSU相当の全送信元ポート毎の仮想入力キュー(VirtualInput Queuing)を備え、上記スイッチング単位として定義したPageを元のパケットに再構築する機能を有している。

【0050】全ての宛先ポート毎(To#1-To#N)に備えたTSU側の仮想出力キュー管理の概念を図3に即して説明する。各ポートについて、各仮想出力キューには、#1,#2…、#Nの各宛先カード毎の専用領域が与えられ、該当キューのpage格納数をカウントすると共に、Pageデータが格納されているメモリアドレスのリンクリストを管理する。左記管理において、該当キューのPage格納領域が格納容量の閾値に達すると、そのpageが対応するパケットは廃棄キューとして、廃棄処理される。

【0051】図3において、High、Lowは、VOQ (TSU)部におけるキューイング優先度を示している。Route Req

uest (RR)オブジェクト内に収容される優先値に応じて、RRを指定FEのスロット番号用キューのHigh/Lowいずれのキューに入れるか、又は廃棄キューに入れるかが決定される。Highキューに格納されたパケットは、Lowキューに格納されたパケットよりも絶対的に優先制御される。従って、Lowキューに格納されたパケットに対する処理が許容されるのは、Highキューにパケットが格納されていない場合に限られる。

【0052】図5に示すように、ラインカード(1a)の主信号入出力部(1a1)は、インタフェース種別として例えばPOS(PPP over SONET)を想定した場合、PHYフレーマ(5a)、PPPフレーム終端部(5b)、MPLSエンジン(受信側)(5c)、TSU制御部(5d)、MPLSエンジン(送信側)(5f)、FSU制御部(5e)より構成される。【0053】PHYフレーマ(5a)は、各速度のSONET/SDHインタフェースを収容し、SONET/SDHフレームを終端し、SONET/SDHペイロード上にマッピングされたHDLCフレームを終端する機能を有する。

【0054】PPP (Point-to-Point Protocol) フレ ーム終端部(5b)は、受信側の処理として、HDLCフレ ームの情報フィールドにマッピングされたPPPパケッ トを終端する機能を有する。具体的には、PPPヘッダ のプロトコルIDをチェックし、IPパケット、ラベル 化パケットと、その他制御パケットを識別し、IPパケ ット、ラベル化パケットはヘッダ情報をMPLSエンジ ン部(5c)に送信し、IPパケット、ラベル化パケット以 外の制御パケットについては、例えばカード搭載のCP U(図示していない)に転送し、各プロトコル種別で要求 される処理を行う。送信側の処理として、IPパケッ ト、ラベル化パケットの他にPPPリンクの状態、リン クの使用状態に応じて対向装置側に制御パケットを送信 する。本ブロックにおいて、充分なバッファが実装可能 である場合は、可変長パケットをpage分割する機能を具 備してもよい。

【0055】受信側のMPLSエンジン(5c)では、TSU(1a2)のメモリに格納される前段階で、宛先および通信品質を明示するパケットへッダ(IPv4パケットの場合は、IPv4ペッダ(20バイト)とその上位プロトコルヘッダの任意の組合わせ、ラベル化パケットの場合は、複数枚のラベル情報を含むShim-Header)〕の各フィールドを参照し、転送先カードの実装位置番号および物理ポート番号を取得する経路解決、あるいは該パケットの属するクラスコード解決(Classfier)、監視処理(Policer)をMPLSラベル処理として行い、主信号パケットのオーバーヘッド部、あるいは、パケット情報格納セルにマッピングする(図9A、図9Bに即して、後述する。)。

【0056】解決対象となる各エントリは、メモリに登録されており、エントリの内容は、パケットフロー識別子、ラベル識別子、ネットワークポリシー等より定義さ

れる付加価値情報等を含み、この表引き(メモリに対する読み出し処理)により、該パケットが属するサービス品質や転送先のファンクションカード番号が導き出される。

【0057】TSU制御部(5d)では、IPパケット受信 部(1a)より受信したpageデータと、IP-QOSクラス 決定部(1e)において解決した該パケットに対応するクラ スコードにより、スイッチに対して優先制御を行う。 【0058】以降、スイッチインタフェース部であるV ○Q制御のTSU(1a2)に、pageデータが受け渡され る。本ブロックの構成は、図2に即して説明済である。 クロスバスイッチを介して、受信したPageデータは、F SU(1a3)のメモリに格納する。VIQ制御のFSUで は、パケットを構成する全てのpageデータの受信が完了 すると、パケット毎にその仮想処理単位として"Objec t"と呼ぶ固定長のパケット情報格納セルを生成する。 【0059】送信側のMPLSエンジン(5f)では、FS U(1a3)が生成したobjectを取り込み、メモリに格納す る。左記メモリは、受信側のMPLSエンジン(5c)にて 解決したクラスコード別にキュー管理されており、高優 先クラスのobjectより、優先的にメモリから読み出さ れ、FSU制御部(5e)に受け渡すといった優先スケジュ ーリングを実行する。

【0060】FSU制御部(5e)では、受信したobjectを元にFSUのメモリからpage単位にデータを読み出してIPパケットに再構築し、PPPフレーム終端部(5b)で更にPPPフレームにカプセル化される。

【0061】図6は、MPLSエンジン部(受信側)の要 部説明図である。受信側のMPLSエンジン部(5c)は、 入力データの各要素を、それぞれの先頭位置パルスにて ラッチするラッチ回路(6a)、前記ラッチした各要素のエ ラーの有無を判定するエラー判定回路(6b)、ラベル化パ ケットの場合は、ラベル変換処理、経路決定処理、クラ ス決定処理を、外部メモリの検索により実施する検索回 路(6c)、あるいは、ラベル化パケットでない(IPパケ ットの)場合は、受信したIPパケットのヘッダ情報(I Pヘッダに代表されるレイヤ3情報、およびその上位レ イヤに相当するTCP/UDPヘッダに代表されるレイヤ4情 報の組合わせ)を検索キーとして、メモリアクセスし、 解決対象となるクラス識別子を取得する検索回路(6c)、 クラス毎に設定された転送可能容量を超えるような過剰 なトラヒックの流入を監視し、転送可能容量を超える場 合は、該当クラスのパケットを廃棄、あるいは、転送優 先度を下げる制御を実施するポリシング回路(6d)、解決 した各要素をリタイミングして、次段ブロックであるT SU制御部(5d)に出力するリタイミング回路(6e)、ネッ トワークプロセッサNPとインタフェースする監視制御 回路(6f)より構成される。

【0062】検索回路(6c)は、複数のCAM(Contents Add ressable Memory)とSRAMが接続され、該パケットがどの

ようなルールに基づいてクラス分けされるかという条件情報(ルールリスト)がCAMに設定され、左記ルールリストによって決定付けられる動作情報(アクションリスト)がSRAMに設定されている。

【0063】ネットワークプロセッサNPは、監視制御回路(6f)経由にて装置内の現在運用中のルールリストをCAMから読み出す機能、現在運用中のアクションリストをSRAMから読み出す機能、ルールリスト/アクションリストの運用/非運用を切り替える機能を有する。

【0064】本発明の実施形態について、その動作例を示す。説明を簡略化するため、具体例に沿って説明する(図4:装置機能説明図)。

【0065】図4は、本発明を適用する図1に示した装置の機能を示した説明図であり、同図に即して装置内におけるIPパケットの転送手順について説明する。

【0066】(1) 受信フェーズ(Receiving phase) Line Cardの回線から入力した I Pパケットを、Page に 分割し、左記をTSUのペイロードメモリに蓄積する。 【0067】(2) Route Requestフェーズ(Route request phase)

ラインカード (Line Card) は、TSUのペイロードメモリに保存されたIPパケットの宛先を解決するために、TSUのメモリからこのIPパケットを構成する先頭Page(IPパケットのヘッダ情報が含まれている)のみを取り出して、上記をRoute Request Pageとしてスイッチ経由にてForwarding Engineに転送する。Forwarding Engineは、Line Cardから受信したRoute Request PageをFSUのペイロードメモリに保存する。

【0068】(3)Forwardingフェーズ(Forwarding phase)

Forwarding Engineは、FSUのメモリからRoute Reque st Pageを読み出し、上記を経路検索処理部(Forwardin g処理部)で、IPパケットの宛先となるLineCardを解決し、さらに、Route Request Pageを変更したUpdated He ader Pageを作成し、TSUのメモリに保存する。

【0069】(4) Updated Headerフェーズ(Updated header phase)

Forwarding Engineは、TSUのペイロードメモリからUpdated Header Pageを取り出し、上記をRoute Request Pageを送信したLine Cardに返送する。Line Cardは受信したUpdated Header PageをFSUのペイロードメモリに一時保存したあと、FSUのメモリからTSUのメモリにUpdated Header Pageを転送する。

【0070】(5)Page転送フェーズ(Page transaction phase)

Line Cardは、TSUペイロードメモリに保存されているIPパケットの全てのPageを宛先Line Cardに向けて送信する。その際、IPパケットの先頭Pageは、Forwarding Engineから返されたUpdated Header Pageに置き換えて転送する。Pageを受信した宛先のLine Cardではこ

のPageをFSUのペイロードメモリに一時保存する。 【0071】(6)送信フェーズ(Sending phase) パケット全体を受信したLine Cardは、FSUのペイロードメモリからPageを読み出し、回線に対応したパケットに変更して送信する。

【0072】上記に示した転送手順において、 $IPパケットは、図示した(1) \Rightarrow (2) \Rightarrow (3) \Rightarrow (4) \Rightarrow (5) \Rightarrow (6) の転送手順を行うが、ラベル化パケットは、図示したFEへの転送phaseである(2)(3)(4)は、カットスルーされるべく、転送処理が実施される。$

【0073】図7は、検索回路(6c)内での動作を説明するためのMPLS解決エントリ対応関係を示した図面である。

【0074】説明を簡素化する為に、経路解決およびラベル処理を、グループ化し(「一括り」とし)、上記経路解決処理とクラス解決とは参照する要素を分離している。

【0075】経路解決処理においては、入力ラベル値 (例えば、20ビット)あるいは、入力ラベル値および 入力ポート番号の組情報から、経路情報と出力ラベル値 (例えば、20ビット)を解決する。後述するテーブル 参照においては、例えばCAMに対するサーチ処理で実 現できる。

【0076】解決する経路情報とは、出力するラベル化パケットに付与する出力ラベル値と、該ラベルの挿入/変換/削除を明示するアクションコードと、装置内スイッチングに必要となる宛先ポート番号と、コピー先の宛先ポート番号を示すコピー情報等が含まれる。

【0077】ネットワーク内の品質のQOS情報を定義 した"クラス情報"は、ラベル化パケットのヘッダ部に 収容されるEXP (Experimental Use)フィールドをキー(アドレス)としたメモリ読み出しを行えばよく、極小 容量のメモリ配備にて実現可能である。

【0078】具体的には、ラベルを付したパケットはMPLS (old) のヘッダー (32ビット) と入力ポート番号とを対として、MPLS (old) のヘッダーはMPLS (old) ラベル20ビットと入力ポート番号とを対として、ラベル処理と経路解決処理とに処理分割され、ラベル処理によって、MPLS (new) 20ビットと、アクションコードとを出力し、経路解決処理から、パケット種別と宛先ポート番号とコピー情報と廃棄情報とに分割して出力される。また、入力ポート番号は、入力ポート番号とExp3ビットとを対として、一つはDS-PHBコード解決処理を行い、クラス情報を出力し、他は出力(Exp) 3ビットとなる。また、Per-Interface-Label -Spaceをサポートしない場合は、ラベル処理、及び経路解決処理にて、入力ポート番号の情報 (Port) は不要である。

【0079】図7に示したMPLS解決エントリ(受信

部)対応を実現する為のテーブル構成(Key &; Contents) の詳細を、図12(1)~(4)に示す。MPLSエンジン(5c)には、前述した通り、複数のCAM(Contents Add ressable Memory)とSRAMとが接続され、該パケットがどのようなルールに基づいてクラス分けされるかという条件情報(ルールリスト)がCAMに設定され、左記ルールリストによって決定付けられる動作情報(アクションリスト)がSRAMに設定されいる。CAM検索によって得られるヒットアドレスは、SRAMへのアドレスポインタとして使用し、最終的に該パケットに対するアクション(あるいは、ふるまい)リストが得られる。

【0080】クラス解決処理は、運用によりいくつかの 形態が考えられ、パケットへッダ内EXP情報のみで一意 に決定してもよいし、ラベルとEXPの組合わせで決定し てもよい。なお廃棄処理と対応付けを行う方法、ラベル のみでクラス識別、EXPのみで廃棄処理を実行する方法 等の運用形態があり得る。いずれの場合も、少量のメモ リを配備するか、CAMエントリとしてラベル情報とEXPの 組合わせを事前登録しておけばよい。

【0081】図8に図6に示したMPLSエンジン(受信側)部のタイムチャートを示し、この動作を詳細に説明する。図8において、各CPUを有するラッチ回路6 a、検索回路6c、リタイミング回路6 e等のクロック信号と、パケットの先頭位置パルスと、ラッチ回路6 aから出力されるタイミングパルスをそれぞれ示している。

【0082】ラッチ回路(6a)は、IPパケットまたはラベル化パケットのヘッダ部をそれぞれの先頭位置パルス、あるいは、回路内部で生成したタイミングパルスでラッチする。[図8-1]

ラッチ対象データは、ラベル化パケットの場合、入力ラベル値、EXP値、入力ポート番号、パケット長である。パケット長は、装置内のオーバーヘッド分を加算した後、page単位に正規化して管理を簡素化することによって、回路規模を縮小しても良い。[図8-2]

検索回路(6c)は、ラッチした入力ラベル値、または、入力ラベル値と入力ポート番号の組を検索データとして、CAMに与え[図8-3]、(ルールリストの)検索処理を行い、CAMのヒットアドレスを取得し[図8-4]、更に取得したヒットアドレスをリードアドレスとしてSRAMをアクセス(読み出し処理)し、アクションリストを取得する[図8-5]。アクションリストは、出力ラベル値、動作コード、出力ポート番号、ヘッダ更新情報、フィルタリング情報等を含む。[図8-6]

ポリシング処理後のクラス更新情報[図8-7]、判定結果情報(廃棄/非廃棄)[図8-8]は、前述のアクションリストと共にリタイミング処理後、出力情報(5c#out)として、出力フレームパルスと共に次段TSU制御部(5d)に出力する。[図8-9]

図9A、図9Bは、MPLSエンジン部(5c)が解決した

アクションリスト情報(5c#out)を受信したTSU制御部(5d)でのマッピング処理を示している。図9Aは、ラベル化パケットのマッピング例であり、図9Bは、IPパケットのマッピング例である。

【0083】本発明において、図5に示すMPLSエンジン 受信側(5c)は、外付けメモリとして、CAM及びSRAM と接続される。CAMには主に条件情報、SRAMにはアクション情報が記述される。MPLSエンジン受信側(5c)では、受信したパケットがIPパケットである場合には、そのIPパケットに基づいて、CAM、SRAMを検索し、そのIPパケットに対するキュー優先度、廃棄/通過処理(フィルタリング)、SW優先/非優先処理、DifservのDSCP値の付与等の処理が導き出される。

【0084】一方、受信したパケットがラベル化パケットの場合には、そのラベル化パケットに基づいて、CAM、SRAMを検索し、そのラベル化パケットに対する処理アクション(ラベルのSWAP又はPOP処理)が追加され、更に、IPパケットの場合と同様に、キュー優先度、廃棄/通過処理(フィルタリング)、SW優先/非優先処理、DifservのDSCP値の付与等の処理が導き出される。

【0085】アクションリストは、MSLPエンジン受信側 (5c)が解決するIPパケット又はラベル化パケットに 対するアクション情報のリストである。又、TSU制御ブロック (5d)により実施されて実際にパケットに反映 される処理が、アクションマップリストマッピングである。

【0086】図9Aについては、説明を簡素化する為に、ラベル処理(PUSH/SWAP/POP)のうち、ラベルSWAP処理のみ例示しているが、ラベルPOP/PUSH処理においても、同等の処理となる。図9Aにおいて、MPLSエンジン部(5c)の受信側が出力するアクションリストは、左上のWord0-2に示す3行分であり、Word2にラベル化したパケットのラベル符号が添付されており、このリストからTSU制御部(5d)でのマッピング処理は、左下のラベル化パケット(1枚時)の先頭Pageフォーマット例を示すように、変換される。そのとき、細い線で変換行き先を示すように、各符号の配置がずれてフォーマットされる

【0087】また、図9Bにおいて、IPパケット時のアクションリストマッピング例として、図上段のTSU制御部(5d)の入力パケットである、ラベル化符号のないIPパケットから、下段左側に示すフォーマットに変換される。特に、Check sumの移動ポイントが大きくずれている。また、下段右側に示すのは、Oビットから17ピットの詳細な説明図であり、この箇所にパケットのページ数とパケットのオクテット数が挿入されている。

【0088】図9Aと図9Bにおける差分(変更ポイント)のみを以下に示す。なお、個々の略語とその意味内容の説明については、図13に示すとおりである。例えば、Typeは当該ObjectのType(型)を示し、FE転送と

カットスルー転送、廃棄指示等の型があり、ErはErrorであり、エラーを示し、RouteはRouteである。

【0089】次に、図9A、図9Bにおいて、

- (A)先頭pageマッピング時の差分は以下の通りである。
- (1) Qpri (Qos Priority: クラス識別子)を移動。
- (2) Blength (Packet Length:パケットのデータ長を 指定)を追加。
- (3) LCIフィールドを、Dtag番号に変更。
- (4) Card は、Mcastフィールドに変更。値は固定値
- (B) Object生成におけるマッピング時の差分は以下の 通りである。
- (1) Type フィールドを 01 --->; 11 に変更。
- (2)route を 宛先のLine Card の実装slot番号にする。
- (3) scount は、0001 の固定値

このように、TSU制御部(5d)では、入力されたパケットの種類によって、挿入箇所が異なっている。

[0090]

【発明の効果】以上説明した本発明によれば、スイッチインタフェース部やスイッチファブリックは、従来ルータのアーキテクチャを踏襲し、IPパケットとラベル化パケットが混在する場合でも、両者のハンドリングが可能となるような パケット識別手段、パケット振分手段を備えているので、低コストで、従来ルータにラベル化パケットハンドリング機能を具備することが可能となる。

【0091】また、ラベル化パケットはラインカード内の専用エンジンにて経路解決を行い、IPパケットは、FE転送するという振分する手段を有し、更にラベル化パケットは、ネットワーク層よりも下位層の処理でパケットハンドリング(パケット転送)する手段を具備しているので、ラベル化パケットのハンドリングが高速に実行できる。

【0092】また、経路検索に伴うスイッチ経由の転送 (従来、route-request/updated-headerの転送がFEカ ード・ラインカード間で発生するというボトルネック箇 所)を軽減する手段を具備しているので、スイッチの帯 域リソースを効率的に使用でき、転送性能を向上させる ことが可能である。

【0093】また、本発明は、IPパケットと混在するラベル化パケットをネットワークサービス品質(Quality of Service: QOS)に応じて制御する手段を有した通信装置であるので、IPパケットスイッチ機能とATMクロスコネクト機能とを有する従来ルータの機能アーキテクチャを踏襲し、前記従来ルータをLSR(Label Switching Router)に機能拡張する際において、柔軟な移行が可能(seamless)であり、汎用性に優れたパケット転送を実現するラベル化パケット転送処理方式および通信装置となる。

【図面の簡単な説明】

- 【図1】本発明の基本的な全体構成図である。
- 【図2】本発明のTSU·FSUの要部における説明図である。
- 【図3】本発明の仮想出力キュー管理のモデル図である.
- 【図4】本発明の主要部分の装置内転送フローチャート 図である。
- 【図5】本発明のラインカードの構成図である。
- 【図6】本発明のMPLSエンジン [受信側] 部の内部 ブロック図である。
- 【図7】本発明のMPLSエンジン [受信部] での解決 エントリ対応の説明図である。
- 【図8】本発明の図6に示すブロック図のタイミングチャートである。
- 【図9A】本発明のTSU制御部(5d)でのマッピングであり、ラベル化パケットの場合の説明図である。
- 【図9B】本発明のTSU制御部(5d)でのマッピン グであり、IPパケットの場合の説明図である。
- 【図10】本発明及び従来例のMPLSドメイン内の転送メカニズムである。
- 【図11】本発明及び従来のMPLS-DiffSer vのネットワークモデルである。
- 【図12A】本発明によるMPLSエンジン [受信側] のテーブル構成例である。
- 【図12B】本発明によるMPLSエンジン[受信側]のテーブル構成例である。
- 【図12C】本発明によるMPLSエンジン [受信側] のテーブル構成例である。
- 【図12D】本発明によるMPLSエンジン [受信側] のテーブル構成例である。
- 【図12E】本発明によるMPLSエンジン [受信側] のテーブル構成例である。
- 【図13A】本発明に使用する略語と意味と説明文の表である
- 【図13B】本発明に使用する略語と意味と説明文の表である。

【符号の説明】


- 1a ファンクションカードの回線カード
- 1a1 主信号入出力部
- 1a2 TSU
- 1a3 FSU
- 1b ファンクションカードのフォワーディングエンジンカード(FE)
- 1c ネットワークプロセッサカード
- 1 c 1 プロトコル処理部
- 1d スイッチファブリック
- 1d1 N×Nクロスバスイッチ
- 1 d 2 接続調停回路(アロケータ)
- 5a 物理層 (PHY) フレーマ

(11) 月2002-64542 (P2002-645JL


- 5b PPPフレーム終端
- 5c MPLSエンジン受信部
- 5d TSU制御部
- 5e FSU制御部
- 5f MPLSエンジン送信部
- 6a パルサー (Parser) ラッチ回路
- 6 b チェッカー (Checker) エラー判定回路

- 6 c シーチャ (Searcher) 探索回路
- 6d ポリサー (Policer) ポリシング回路
- 6e リタイミング回路
- 6 f 監視制御回路
- 10a 入口ルータ(エッジルータ)
- 10b コアルータ(中間ルータ)
- 10c 出口ルータ (エッジルータ)


【図1】




【図2】





【図3】




【図7】












. . .




【図8】

[注1]アクションリストには、出力ラベル値、動作コード、出力ポート番号、 ヘッダ更新情報、フィルタリングのデータを含む。





【図10】




【図12C】

(3) DS-PHB解決テーブル(Port,EXP → Qpri,SWpri)

アドレス(6blt)	データ(5b1t)	[Qpri[3:0],SWpri]	備考: PHB内容
{Fort[2:0], Exp[2:0]}	Qori	P	
e, p 000 000	0000	0	クラス5 高損失 (BE)
6, p 000 001	1110	1	クラス1 低損失
6, p 000 010	1101	1	クラス1 中損失
6' b 000 011	1100	1	クラス1 高損失
б' Ь 000 100	1011	1	クラス2 低損失
6' b 000 101	1010	1	クラス2 中損失
6' b 000 110	1001	1	クラス2 高損失
6' b 000 111	1000	1	クラス3 低損失
6'b 001 000	0111	1	クラス3 中損失

【図11】



【図12A】

(1) 【CAM: MPLS-INFO格納領域 : 検索Code=0011(Full-Match)】

CAMTRU	CA	CAMデータ (24+3bit)					
ス (Addr _Q)	H W #(2	検索 Code(Input_Label (20)	Exp (3)	未使用		
14h00001	00	45001 1	20°h00010	3.P00			
14'h00002	00	45001 1	20'h00020	3500 1			
14'ь00008	00	4'b001 1	20'h00030	3'b00 0			
14'h00004	00	4'b001 1	20'h00040	3500 1	·		
14'h00005	00	4'b001 1	20'h00050	3Ъ01 0			
14'h00006	00	4'b001 1	20'h00060	9ზ01 1			
14'h00007	00	4'b001 1	20'h00070	3'b10 0			
14'h00008	00	4'b001 1	20'h00080	3ზ01 1			
14'h00009	00	4'b001 1	20'h00090	3611 0			
14'h0000A	00	4b001 1	20'h000A0	3511 1			
14'h0000B	00	4'b001 1	20'h000B0	3ъ01 1			
14'h0000C	00	4/b001 1	20h000C0	3 b 11 0			
14'h0000D	00	4Ъ001 1	20'h000D0	З'Ь11 1			

ハッチング箇所は、Label(20bit)+Exp(3bit)から、クラス(PHB-code)にマッピングする際に必要となる。

DS-PHBの定義は、下記勧告に準ずる。

· RPC2597 : Assured Porwarding PHB Group

- RFC2598: An Expedited Forwarding PHB

【図12B】

(2)SRAM構成

SRAMは、下図の通り、NHLFE(Next Hop Label Forwarding Entry)を格納する テーブルと、ILM(Incoming Label Map)エントリを格納するテーブルに分割される。 岡エントリは、アドレス最上位bit SRAM_Address[15]にて設別する。

[SRAM: NHLFE(エントリ)]

アドレス	データ(24bit)							備考	
{2Ъ00, Addr_Q}	Q_pri(4)	۵	P		LC-Route (1+4)		tput 9 3)	Dtag(8) (注 1)	
16'h0000	0000	0	0	0	FE	10	000	0000 0000	クラス5 高損失(BE)
16.70001	1110	0	1	o	0000	00	000	0000 0010	クラス1 低損失
16'h0002	1101	0	1	0	0000	00	000	0000 0100	クラス1 中損失
16.F0003	1100	0	1	0	0000	00	000	0000 1000	クラス1 高損失
16'h0004	1011	0	1	0	0000	00	000	1000 0000	クラス2 低損失
16'h0005	1010	0	1	0	0000	00	000	0100 0000	クラス2 中損失
16'h0006	1001	0	1	٥	0000	00	000	0010 0000	クラス2 高損失
16'h0007	1000	0	1	0	0000	00	000	0000 0100	クラス3 低損失
16'h0008	0111	0	1	0	0000	00	000	0000 1000	クラス3 中損失
16 'h 0009	0110	0	1	0	0000	00	000	1000 0000	クラス3 高損失
16'h000A	0101	0	1	0	0000	00	000	0100 0000	クラス4 低損失
16'h000B	0100	0	1	0	0000	00	000	0010 0000	クラス4 中損失
16'h000C	0011	0	0	0	0000	00	000	0000 1000	クラス4 高損失
16'h000D	1110	0	1	0	0000	00	000	1000 0000	クラス1 低損失

- CAM MPLS-INFOアドレスエントリ検索でヒットしなかった場合は、全ラベルをpop し、IPパケットとしてDefault route (FE) に転送する。
- ハッチング箇所は、Label(20bit)+Exp(3bit)から、クラス(PHB-code)にマッピングする際に必要となる。

[STEP1では不要]

(注1)Dlagは、別途デコーダを配備して、出力Line番号(8ポート分:3bit)に置換してもよい。

【図12D】

[SRAM: ILMエントリ]

アドレス	データ(24bit)		備考
(2°b10, Addr_Q}	Output-Label(20)	Acode(4) (注 2)	
16'h8000	20'hAAAAA	0000	クラス5 高損失 (BE)
16'h8001	20'h000 1 0	0000	クラス1 低損失
16'h8002	20'h00000	0010 (注3)	クラス1 中損失
16'h8003	20'h00000	0011 (注3)	クラス1 高損失
16'ከ8004	20 h00040	0001	クラス2 低損失
16 ¹ h8005	20'h00050	0001	クラス2 中損失
16'h8006	20'h00060	0001	クラス2 高損失
16'h8007	20'h00070	0001	クラス3 低損失
16'h8008	20'ሕ00000	0011 (注3)	クラス8 中損失
16'h8009	20'h00000	0001 (注8)	クラス8 高損失
16'h800A	20'h000A0	0000	クラス4 低損失
16'h800B	20'h000B0	0001	クラス4 中損失
16'h800C	20'h000C0	0001	クラス4 高損失
16'h800D	20'h000D0	0001	クラス1 低損失

(注3) PH-Pop時のOutput-Label(20)は、20'h00000 (Defaurt) とする。

【図12E】

(4) 出力Exp、出力DSCP解決テーブル(Port,Qprl → Exp.DSCP)

アドレス (7bit) (Port [2:0], Qpri [3:0])	データ (9b {Exp[2:0]	it) .DSCP[5:0]}	佛考
	EXP (3)	DSCP(6)	
7° b 000 0000	000	001 010	
7'b 000 0001	110	001 100	
7'b 000 0010	101	001 110	
7'b 000 001£	100	010 010	
7, P 00 0 0100	011	010 100	
7' b 000 0101	010	010 110	
7' b 000 0110	001	011 010	
7' b 000 0111	000	011 100	
7'b 111 1111	101	100 100	

【図13B】

路語	意味	内容
Length	Length of Packet	当該Packetのデータ長(Byte 長)を意味する。
Dtag	Destination Tag	宛先Line Card内のPacket処理方法を決定するためのタグ 情報
Port	Source Card	当該Pageを生成したLine CardのPort番号。
	Port	
Q_pri	Queuing Priority	クラス歳別子
Ćard	Source Card Slot	当該Pageを生成したLine CardのSlot番号
Mcast	Multicaet Count	宛先Line CardでのPageコピー回数
Encap	Encapsulation	当該Pageの転送タイプを示し、
		FE制御の為のSpecial Packet、Unicast/MulticastIPパケット、ラベル化パケットの識別等に使用する。
Acode	Action_Code	ラベル処理アクションコード

【図13A】

略語	意味	内容
Туре	Туре	当該ObjectのType(型)を示す。FE転送、カットスルー転送、
		廃棄指示等を示す。
Er	Error	エラーを明示。
Route	Route	当該Objectに対応するPacketを転送すべきCardのSlot番号を指定。 IP Packetの場合、Route Request Page転送時は、 Forwarding EngineのSlot番号を指定し、 カットスルー転送の場合は、宛先Line CardのSlot番号をするする。 Drop
		Object(パケット廃棄指示)の場合、このFieldは、"0000"を セットする。
Pr	Priority:	スイッチに対するPage転送のPriority Bitである。
Npage	Number of Page for the packet	Packetを構成するPage数を指定
Blength	Byte Length of the packet	Packetのデータ長を指定
TSU Page Address	TSU Payload Memory Page Addres	Packetの先頭Pagelが保存されているTSU Payload MemoryのPageアドレスを指定。
Tr	Trace	診断用に利用
scount	Source multicast count	Cell Objectの場合、該当Objectに対応するCell Pageをスイッチに転送するときのPageのコピー回数を指定
dtag	Destination Tag	該当Objectに対応するCell Pageが、宛先Line Cardに転送 されたとき、宛先Line Card内のPacket処理の動作方法 CMulticast動作、出力Port決定)を決定するためのタグ。